CPU (CENTRAL PROCESSING UNIT)

merupakan tempat pemrosesan instruksi-instruksi program. Pada komputer mikro, processor ini disebut dengan microprocessor.

CPU terdiri dari dua bagian utama,yaitu
1. Unit kendali ( Control Unit )
2. Unit Arithmatika dan logika (arithmetic and logic unit)

CPU juga mempunyai beberapa simpanan yang berukuran kecil yang disebut dengan register.

Fungsi utama CPU :
 Fetch Instruksi, dimana CPU akan mem-fetch instruksi atau membawa instruksi berikutnya dari memori
 Interpret instruksi, dimana instruksi yang tadi telah dibawa dari memori akan akan di tafsirkan atau dengan kata lain men-decode instruksi.
 Fetch data, yaitu membwa data
 Process data, dan data yang telah dibawa akan di proses,
 Write data, membaca hasil dari atau menuliskan hasil ke piranti I/O.

 Bagian Utama CPU :
 Register : untuk menyimpan informasi sementara yang diperlukan untuk melaksanakan suatu instruksi atau sekumpulan instruksi (program) berlaku sebagai memori internal.
 ALU : Fungsi arithmatika dan fungsi logika
 CU : Unit yang berfungsi men-decode instruksi program dan menyediakan sinyal kontrol yang sesuai.
 BUS INTERNAL : Unit yang berfungsi sebagai jalur komunikasi antar komponen utama CPU.
 Bus Tunggal
 Triple bus

merupakan tempat pemrosesan instruksi-instruksi program. Pada komputer mikro, processor ini disebut dengan microprocessor.
Register :

 CPU harus memiliki space untuk pengolahan yang dilakukannya (penyimpanan sementara) yang disebut register
 Jumlah dan fungsi penyimpanannya sangat bervariasi tergantung pada desain prosesornya
 Merupakan Top level dari hirarki memori.

Beberapa Fungsi Register :
1. General Purpose

 Untuk berbagai keperluan dasar

 Dapat digunakan untuk data atau pengalamatan pula,
contoh :
1. untuk data :Accumulator
2. Untuk alamat :Segment

 Dengan membuat register berfungsi sebagai general
purpose akan :
1. Meningkatkan fleksibilitas dan pilihan bagi programmer
2. Meningkatkan ukuran instruksi dan kompleksitas


 Dengan membuat register berfungsi secara khusus,akan membuat
1. Instruksi lebih kecil sehingga cepat.
2. Kurang fleksibel

Seberapa besar Register itu ?

 Cukup besar untuk menangani alamat.
 Cukup besar untuk menangani word
 Harus memungkinkan untuk mengkombinasikan antara dua register data seperti :Single, double, extended

2. Register Data
3. Register Alamat
4. Register Kode Status Kondisi

 Set dari bit individual :hasil dari operasi terakhir sebelumnya adalah nol.
 dapat dibaca oleh program, contoh :Jump if zero
 Biasanya tidak dapat di set oleh program.

Register Kontrol dan Status

 Program Counter
 Instruction Decoding Register
 Memory Address Register
 Memory Buffer Register
Beberapa Contoh Word Status Program :

 set dari bit
 Kode kondisi
 Tanda dari hasil sebelumnya
 Zero (Z) di set jika hasil (tidak termasuk bit sign) bernilai nol.
 Carry atau end carry (EC) sama dengan Carry out pada bit terakhir(C4)
 Equal
 Overflow (OF) di set jika carry-in untuk bit terakhir (C3) dan Carry Out pada bit terakhir (C4) tidak sama.
 Interrupt enable/disable
 Supervisor


Mode Supervisor :

 Bagian yang merupakan dasar dari informasi yang diberikan oleh vendor.
 Mode Kernel
 Memberikan izin/hak (privileged) untuk mengeksekusi suatu instruksi
 Digunakan oleh sistem operasi
 Tidak tersedia bagi program user dimodifikasi.


Contoh Organisasi Suatu Register :

 AX: merupakan akumulator, sering digunakan untuk menyimpan hasil sementara setelah operasi aritmetika dan logika
 BX: sering digunakan sebagai register base untuk menyimpan address base data yang terletak di dalam memori dan juga address
 base tabel data.
 CX: dapat digunakan sebagai register count.
 DX: dapat digunakan sebagai register data.







Siklus Instruksi Indirect



SUB-SIKLUS INSTRUKSI

 Fetch
Adalah pengambilan data ke memori atau register
 Execute
Menginterpretasikan opcode dan melakukan operasi yang diindikasikan
 Interrupt
Apabila interrupt telah diaktifkan dan interupt telah terjadi, simpan status proses saat itu dan layani interupsi
Selain itu sub-siklus instruksi
 Membutuhkan akses memori untuk melakukan fetch operand
 Pengalamatan Indirect membutuhkan lebih banyak akses memori
 Dapat digunakan sebagai tambahan instruksi dalam subsiklus.


SIFAT SIKLUS INSTRUKSI
 Sekali instruksi telah diambil,maka operand specifier-nya harus diidentifikasikan.
 Kemudian seluruh operand input yang barada di dalam memori akan diambil dan proses ini mungkin memerlukan pengamatan tak langsung
 Operand berbasis register tidak perlu diambil.
 Apabila opcode telah dieksekusi,proses yang sama akan diperlukan untuk menyimpan hasilnya didalam memori.



Diagram Siklus Instruks










Aliran Data dalam Proses Fetch Instruksi

Tergantung desain CPU
Fetch
 PC mengandung alamat instruksi selanjutnya
 Alamat akan dipindahkan ke MAR
 Alamat diletakkan pada bus alamat
 Control unit meminta pembacaan memori
 Hasil akan diletakkan pada bus dara, dicopy ke MBR kemudian ke IR
 Biasanya PC kemudian bertambah 1




Aliran Data dalam Proses Fetch Data
 Register IR akan diuji
 Jika pengalamatan indirect, akan mengalami siklus indirect :
1. N bit pada MBR ditransfer ke MAR
2. Control unit meminta pembacaan memori
3. Hasil (alamat operand) dipindahkan ke MBR








Diagram Aliran data Pada Proses Fetch


Prosesnya:
 Pada saat siklus pengambilan (fetch cycle), instruksi dibaca dari memori.
 PC berisi alamat instruksi berikutnya yang akan diambil.
 Alamat ini dipindahkan ke MAR dan ditaruh di bus alamat.
 Unit Control meminta pembacaan memori dan hasilnya disimpan di bus data dan disalin ke MBR dan kemuadian dipindahkan ke IR.
 PC naik nilainya 1 sebagai persiapan untuk pengambilan selanjutnya.
 Siklus selesai, unit kontrol memeriksa isi IR untuk menentukkan apakah IR berisi operand specifier yang menggunakan pengamatan tak langsung



Diagram Aliran data Pada Proses Indirect



 N bit paling kanan pada MBR,yang berisi referensi alamat, dipindahkan ke MAR.
 Unit Kontrol meminta pembacaan memori, agar mendapatkan alamat operand yang diinginkan ke dalam MBR.
 Siklus pengambilan dan siklus tak langsung cukup sederhana dan dapat diramalkan.
 Siklus instruksi (instruction cycle) mengambil banyak bentuk karena bergantung pada bermacam-macam instruksi yang terdapat dalam IR.
 Siklus meliputi pemindahan data di antara register-register, pembacaan atau penulisan dari memori atau I/O, dan atau pengguna ALU.



Aliran Data dalam Siklus Eksekusi
 Akan mengambil banyak form
 Tergantung pada intruksi yang sedang dieksekusi
 Biasanya didalamnya terdapat :
1. Memory read/write
2. Input/Output
3. Register transfers
4. ALU operations

Aliran Data dalam Interupsi
 Sederhana
 Dapat diprediksi
 Isi register PC akan disimpan sementara untuk kemudian dilanjutkan setelah interupsi selesai dilayani.
 Isi register PC di-copy ke MBR
 Lokasi memori spesial (misal :stack pointer) akan di-load ke MAR
 MBR akan melakukan penulisan ke memori
 Register PC di-load dengan alamat rutin yang menangani interupsi
 Instruksi selankjutnya (bagian awal dari rutin interrupt handler) dapat mulai di-fetch.


Diagram Aliran data dalam Interupsi



 Isi PC saat itu harus disimpan sehingga CPU dapat melanjutkan aktivitas normal setelah terjadinya interrupt.
 Cara : isi PC dipindahkan ke MBR untuk dituliskan kedalam memori.
 Lokasi memori khusus yang dicadangkan untuk keperluan ini dimuatkan ke MAR dari unit kontrol.
 Lokasi ini berupa stack pointer.
 PC dimuatkan dengan alamat rutin interrupt.
 Akibatnya, siklus instruksi berikutnya akan mengambil instruksi yang sesuai.

Pre-Fetch
 Siklus Fetch mengakses memori utama
 Siklus eksekusi biasanya tidak lagi mengakses memori utama
 Pada saat itulah dapat dilakukan proses fetch instruksi selanjutnya pada saat siklus eksekusi sedang berlangsung mengerjakan suatu intruksi.Inilah yang disebut instruksi prefetch.
 Fetch biasanya lebih singkat waktunya dibandingkan eksekusi, maka memungkinkan terjadinya Prefetch, namun Setiap menemui proses lompatan atau percabangan berarti proses instruksi pre-fetch yang melompat secara otomatis dalam urutan program utama seringkali tidakdibutuhkan lagi. Karena saat itu pointer prosesor sudah mengarah ke alamat percabangan yang lain lagi




PIPELINING

PIPELINING itu adalah input baru akan diterima pada sebuah sisi sebelum input yang diterima sebelumnya keluar sebagai output disisi lainnya.

Pendekatan:
 Pipelining instruksi mirip dengan penggunaan rangkaian perakitan pada pabrik.
 Rangkaian perakitan memanfaatkan kelebihan yang diperoleh dengan melalui berbagai tahapan produksi.
 Dengan menaruh proses produksi diluar rangkaian perakitan, maka produk yang berada di berbagai tahapan dapat bekerja secara bersamaan.



Proses Pipelining
1. mem-fetch instruksi
2. men-decode instruksi
3. Mengkalkulasi operand
4. mem-Fetch operand
5. meng-eksekusi instruksi
6. Menulis hasil
7. Melakuan overlap terhadap operasi ini dengan operasi
lainnya.


Pipelining instruksi 2 tahap.




Pengolahan instruksi pipeline
1. Pengambilan Instruksi
2. Pengeksekusian Instruksi

 Terdapat waktu yang dibutuhkan selama proses eksekusi sebuah instruksi pada saat memori sedang tidak diakses.

 Waktu ini dapat digunakan untuk mengambil instruksi berikutnya secara paralel (bersamaan) dengan eksekusi instruksi saat itu.


TAHAPAN PIPELINE
Tahapannya independen karena
 tiap tahapan bekerja sendiri dan
 kedua dalam waktu yang bersamaan.

ADA 2 TAHAP
 Tahapan pertama mengambil instruksi dan mem-buffer-kannya.
 Ketika tahapan kedua bebas, tahapan pertama mengirimkan instruksi yang di-buffer-kan tersebut.Pada saat tahapan kedua sedang mengeksekusi instruksi, tahapan pertama memanfaatkan siklus memori yang tidak dipakai untuk mengambil dan membufferkan instruksi berikutnya.
-Proses ini disebut instruction prefetch atau fetch overlap.

Efek pipeline
 Mempercepat eksekusi instruksi
 Apabila tahapan pengambilan dan eksekusi instruksi memerlukan waktu yang sama, maka siklus instruksi akan berkurang menjadi separuhnya.

 Penggandaan kecepatan eksekusi tidak akan terjadi apabila beberapa hal terjadi karena umumnya
 waktu eksekusi akan lebih lama dibandingkan dengan pengambilan instruksi itu dikarenakan eksekusi akan meliputi pembacaan dan penyimpangan operand serta kinerja sejumlah operasi sehingga tahapan pengambilan mungkin perlu menunggu beberapa saat sebelum mengosongkan buffernya.
 Instruksi percabangan bersyarat akan membuat alamat instruksi berikutnya yang akan diambil tidak diketahui,maksudnya tahapan pengambilan harus menunggu sampai menerima alamat instruksi berikutnya dan tahapan eksekusi. Dengan demikian tahapan eksekusi harus menunggu pada saat fetch.

Sehingga untuk itu ada solusi untuk dapat mengurangi kerugian waktu yang diakibatkan tahapan kedua yaitu:
MENEBAK=PREDIKSI

Aturan prediksi
Aturannya sederhana
 Instruksi pencabangan bersyarat dikirimkan dari tahapan eksekusi, tahapan pengambilan mengambil instruksi berikutnya di dalam memori setelah terjadinya instruksi pencabangan itu.
 Apabila pencabangan tidak dilakukan, maka tidak akan terdapat waktu yang hilang.
 Apabila pencabangan dilakukan, instruksi yang diambil harus dibuang dan instruksi yang baru harus diambil.

 Faktor-faktor diatas mengurangi efektivitas pipeline dua tahap, namun terjadi juga beberapa percepatan
 Untuk memperoleh percepatan lebih lanjut,pipeline harus memiliki lebih banyak tahapan.



Dekomposisi Pengolahan Instruksi

 Fetch Instruction (FI)
Membaca instruksi berikutnya ke dalam buffer
 Decode Instruction (DI)
Menentukan Opcode dan operand specifier
 Calculate Operand (CO)
Menghitung alamat efektif seluruh operand sumber.
Hal ini mungkin melibatkan displacement, register indirect, atau bentuk kalkulasi alamat lainnya.
 Fetch Operand (FO) mengambil semua operand dari memori. Operand-operand yang berada di register tidak perlu diambil.
 Execute Insruction (EI)
Melakukan operasi yang diindikasikan dan menyimpan hasilnya

 Write Operand (WO)
Menyimpan hasilnya di dalam memori.

 Efek dekomposisi diatas antara lain bermacam tahapan dapat memiliki durasi yang hampir sama
Contohnya
 Pipeline enam tahap dapat mengurangi waktu eksekusi 9 buah instruksi dari 54 satuan waktu.




Prosenya :
Timing Pada Proses Pipelining



 Faktor penghambat peningkatan kinerja
 Keenam tahapan memiliki durasi yang tidak sama, terjadi waktu tunggu pada beberapa tahapan pipeline.
 Instruksi pencabangan bersyarat, yang dapat mengagalkan beberapa pengambilan instruksi
Percabangan Pada Pipelining







 Instruksi 3 adalah pencabangan bersyarat instruksi 15
 Sampai saat instruksi dieksekusi, tidak terdapat cara untuk mengetahui instruksi mana yang akan terjadi kemudian.
 Instruksi 4 sampai 14 tidak dilakukan eksekusi sehingga data harus dibersihkan dari jalurnya
 Eksekusi dilanjutkan saat pencabangan ke instruksi 15 sudah sampai

Penanganan Percabangan
1. Multiple Streams
2. Prefetch Target percabangan
3. Loop buffer
4. Memprediksi percabangan
5. Delay percabangan

Alasan adanya penanganan pecabangan adalah
 Menjamin terjadinya aliran instruksi yang stabil
 Kestabilan akan terganggu saat instruksi mengalami pencabangan karena belum bisa ditentukan tujuan pencabangan tersebut

1. Multiple Stream
Kedua instruksi percabangan diambil dengan dua buah stream.

 Memiliki dua pipeline
 Prefetch setiap percabangan akan masuk ke pipeline tersebut
 Kemudian disalurkan ke bus melalui register
 Percabangan yang banyak akan diarahkan ke pipeline secara bergantian

Kelemahan:
 Adanya persaingan dalam mengakses register dan memori untuk dimasukkan dalam pipeline
 Bila dalam percabangan terdapat percabangan lagi, tidak mampu ditangani oleh dua stream.
 Walaupun terdapat kelemahan tapi terbukti meningkatkan kinerja pipelining.
Teknik diterapkan pada IBM 370/168 dan IBM 3033
2. Pre-fetch Target Percabangan

 Tujuan percabangan di prefetch dengan instruksi tambahan yang diberikan pada saat ditemukan percabangan.
 Infromasi target akan dipertahankan sampai terjadi eksekusi di percabangan.
 Prosesnya: dilakukan pengambilan awal (prefetch) terhadap instruksi pencabangan dan terget pencabangan
 Contoh penggunaannya pada mesin IBM 360/91

Masalah:
 Diperlukan buffer dan register untuk prefetch.

3. Loop buffer
 Apabila terdapat pencabangan maka perangkat keras memeriksa apakah terget pencabangan telah ada dalam buffer, bila telah ada maka instruksi berikutnya diambil dari buffer
 Perbedaan dengan prefetch adalah pada loop buffer akan membuffer instruksi ke depan dalam jumlah yang banyak, sehingga bila target tidak berjauhan lokasinya maka secara otomatis telah terbuffer.
 Terkesan teknik ini seperti cache memori,namun terdapat perbedaan karena loop buffer masih mempertahankan urutan instruksi yang diambilnya

 Memanfaatkan memori yang sangat cepat sebagai buffer
 Ditangani oleh proses fetch pada pipeline
 Akan selalui melihat dulu isi buffer sebelum melakukan fetch ke memori
 Sangat baik untuk looping yang kecil atau lompatan
 Contoh penggunaannya pada mesin CRAY-1

3. Memprediksi percabangan
 Penganalisaan sejarah instruksi dikarenakan instruksi komputer seringkali terjadi berulang-ulang,
Sehingga :
 Teknik prediksi ini juga diterapkan dalam pengambilan instruksi pada cache memori
 Diperlukan algoritma khusus untuk melakukan prediksi tersebut.
 Patokan memprediksi target pencabangan
 Penganalisaan eksekusi-eksekusi yang telah terjadi dan aspek lokalitas
 Aspek lokalitas memori adalah kecendrungan penyimpanan instruksi yang berhubungan dalam tempat yang berdekatan.



Prediksi yang tidak akan terlaksana (Predict never taken)
Mengasumsikan bahwa suatu lompatan tidak akan terjadi
 Selalu mem- fetch instruksi selanjutnya
 Misalnya : mesin VAX tidak akan melakukan prefetch setelah percabangan jika terjadi kesalahan page pada hasilnya

Prediksi yang akan terlaksana (Predict always taken)
 Mengasumsikan bahwa suatu lompatan akan terjadi
 Selalu mem-fetch instruksi untuk target

Prediksi berdasarkan Opcode
 Sejumlah instruksi menjadikan suatu lompatan menjadi lebih mungkin dilaksanakan
 Dapat mencapai kesuksesan 75%

Switch Taken/Not taken
 Berdasarkan pada histry sebelumnya
 Sangat baik untuk looping










State Diagram Branch Prediction














5. Delay Percabangan
Tidak akan melompat sampai selesai menyusun kembali intruski dengan sempurna.
Eksekusi pada tahapan pipeline yang melibatkan pencabangan akan dilakukan penundaan proses beberapa saat sampai didaptkan hasil pencabangan
Namun tahapan pipelining lainnya dapat berjalan seiring penundaan tersebut
Teknik penundaan ini menggunakan instruksi NOOP


























CU (CONTROL UNIT)
Bagian ini bertugas mengatur dan mengendalikan semua peralatan yang ada pada sistem komputer. Control unit mengatur kapan alat input menerima data kapan data diolah serta kapan ditampilkan pada alat ouput. Control unit mengartikan instruksi-instruksi dari program komputer , membawa data dari alat input ke main memory, mengambil data dari main memory untuk diolah. Bila ada instruksi untuk perhitungan arithmatika atau perbandingan logika, control unit mengirim instruksi tersebut ke arithmetic and logic unit. Hasil dari pengolahan data ini dibawa oleh control unit ke main memory lagi untuk disimpan.

Jadi tugas dari control unit antara lain
Mengatur dan mengendalikan alat-alat I/O
Mengambil instruksi-instruksi dari main memoru kalau diperlukan oleh proses
Mengirim instruksi ke arithmetic and logic unit bila ada perhitungan arithmatika atau perbandingan logika serta mengawasi kerja arithmetic and logic unit.
Menyimpan hasil proses ke main memory.

Operasi Mikro
 Komputer mengeksekusi program
 Mengalami Siklus Fetch/execute
 Setiap siklus memiliki beberapa langkah, inilah yang disebut operasi mikro
 Operasi Atomik CPU

Elemen dalam Eksekusi Program














Proses Fetch -4Register
 Memory Address Register (MAR)
Terkoneksi dengas bus alamat
Menetapkan alamat untuk operasi read atau write
 Memory Buffer Register (MBR)
Terkoneksi dengas bus data
oMempertahankan data untuk ditulis atau dibaca sampai selesai.
 Program Counter (PC)
Mempertahankan alamat instruksi selanjutnya yang akan di fetch kemudian
 Instruction Register (IR)
Mempertahankan instruksi terakhir yang telah di fetch

Urutan Proses Fetch
1. Alamat instruksi selajutnya pada PC
2. Alamat pada MAR diletakkan pada bus alamat
3. Control unit memberi perintah READ
4. Hasil (data dari memori) berada dalam bus data
5. Data dari bus data di-copy ke MBR
6. PC akan bertambah 1(paralel dngan proses fetch data dari memori
7. Data (instruksi) dipindahkan dari MBR ke IR
8. MBR sekarang siap untuk data pada proses fetch selanjutnya




Urutan Proses Fetch (dalam bentuk simbol)
t1: MAR <- (PC)
t2: MBR <- (memory)
PC <- (PC) +1
t3: IR <- (MBR)(
tx =Unit waktu /clock cycle)
atau
t1: MAR <- (PC)
t2: MBR <- (memory)
t3: PC <- (PC) +1
IR <- (MBR)

Aturan Pengelompokan Untuk Siklus Clock
Setiap urutan harus diikuti
MAR <- (PC) harus mendahului MBR <- (memory)

Konflik haris dihindarkan
 Tidak boleh membaca dan menulis register yang sama dalam waktu yang sama
 MBR <- (memory) da IR <- (MBR) tidak boleh dalam siklus yang sama

Begitu juga :
 PC <- (PC) +1melibatkan suatu penambahan
 Menggunakan ALU
 Membutuhkan tambahan operasi mikro yang lain

Siklus In-direct
1. MAR <- (IRaddress) -field alamat IR
2. MBR <- (memory)
3. IRaddress <- (MBRaddress)
4. MBR mengandung alamat
5. IR sekarang dalam state yang sama seperti pengalamatan langsung yang digunakaan

Siklus Interupsi
t1: MBR <-(PC)
t2: MAR <- alamat-yang disimpan PC <- alamat-rutin
t3: memory <- ( MBR)

 Di atas adalah perintah minimum :
 Perlu tambahan operasi mikro lagi dalam mengambil alamat yang disimpan.
 Isi yang disimpan dilakukan oleh rutin interrupt handler, bukan operasi mikro.

Siklus Eksekusi (ADD)
 Akan berbeda untuk setiap instruksi
 Misalnya ADD R1,X akan menambahkan sejumlah bilangan pada alamat X ke Register 1,hasilnya di R1
t1: MAR <- (IRaddress)
t2: MBR <- (memory)
t3: R1 <- R1 +(MBR)

 Ini contoh untuk operasi mikro yang tidak overlap.


Siklus Eksekusi (ISZ )
ISZ X-increment dan skip bila zero
t1: MAR <- (IRaddress)
t2: MBR <- (memory)
t3: MBR <- (MBR) +1
t4: memory <- (MBR)
if (MBR) == 0then PC <- (PC) +1

Catatan :
Ini terjadi dalam operasi mikro tunggal
Operasi mikro selesai pada t4

Siklus Eksekusi (BSA )
BSA X-Branch dan save address
Alamat instruksi akan mengikuti BSA ,untuk disimpan di X
Eksekusi akan berlanjut dari X+1
t1: MAR <- (IRaddress)MBR <- (PC)
t2: PC <- (IRaddress)memory <- (MBR)
t3: PC <- (PC) +1





Kebutuhan Fungsional
1. Definisikan elemen dasar prosesor
2. Deskripsikan operasi mikro yang harus dilakukan prosesor
3. Menentukan fungsi control unit yang harus dilakukan prosesor


1. Elemen dasar Prosesor

 ALU
 Registers
 Internal data path
 External data path
 Control Unit


2. Tipe Operasi Mikro

 Transfer data antar register
 Transfer data dari register ke eksterna
 Transfer data dari eksternal ke register
 Operasi Aritmatik atau logical





3. fungsi control unit

a. Sequencing (
mengurutkan operasi)
Membuat sejumlah operasi CPU akan melalui urutan operasi mikro tertentu
b. Mengeksekusi
Membuat kinerja setiap operasi mikro selesai dengan menggunakan sinyal kontrol tertentu

c. Jenis sinyal kontrol
Clock
 Satu instruksi operasi mikro (atau satu set operasi mikro yang paralel) per siklus clock

Instruction register
 Op-code untuk setiap instruksi
 Menentukan intruksi mikro mana yang akan dilakukan

Flags
 Menunjukkan status CPU
 Menunjukkan hasil dari operasi sebelumnya

Yang ada pada bus kendali
 Interupsi
 Sinyal Acknowledgement

Yang ada pada Output
Dalam CPU
 Untuk pergerakan data
 Untuk mengaktifkan fungsi tertentu


Yang melalui bus kendali
 ke memori
 ke modul I/O


Contoh Urutan Sinyal Kontrol Proses Fetch
MAR <- (PC)
Control unit mengaktifkan sinya untuk membuka gerbang antara PC dan MAR

MBR <- (memory)
 Membuka gerbang anatara MAR dan bus alamat
 Sinyal kontrol pembacaan memori
 Membuka gerbang antara data bus dan MBR







Sinyal-sinyal pada Control Unit